Flip-Flop JK mempunyai masukan “J” dan “K”. Flip-Flop ini “dipicu” oleh suatu pinggiran pulsa clock positif atau negatif. Flip-Flop JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. Flip-Flop JK dibangun dari rangkaian dasar Flip-Flop SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambardi bawah ini
Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang dicacah, dan masukan J serta K adalah masukan yang mengendalikan FF itu.
Gambar Layout IC JK Flip Flop ( 7473 )
